



SALPHOENIX®2A 系列 FPGA

PCI Express 定制向导 IP 用户手册

上海安路信息科技股份有限公司

IPUG160 (v1.0) 2024 年 03 月



术语/缩略词

缩略词	英文全拼	中文释义
FPGA	Field Programmable Gate Array	现场可编程门阵列
PCIe	PCI Express	高速串行计算机扩展总线
PF	Physical Function	物理功能
VF	Virtual Function	虚拟功能
FLR	Function-Level Reset	功能级别复位
SR-IOV	single root I/O virtualization	单根虚拟化
ECRC	end-to-end CRC	端到端 CRC
MPS	Max Payload Size	最大数据载荷
TLPs	Transaction Layer Packets	事务层数据报文
TD	TangDynasty	安路科技 FPGA 编译软件



目 录

术语/缩略词	I
目 录	II
1 IP 概述	1
1.1 支持的器件	1
1.2 PCIe IP 支持的功能	1
1.2.1 通用功能	1
1.2.2 虚拟化功能	2
1.2.3 数据传输	2
1.2.4 电源管理与中断	2
1.3 使用资源	3
2 IP 结构	3
2.1 IP 模块说明	3
3 定制化和生成 IP	4
3.1 打开 IP	4
3.2 Basic	5
3.2.1 参数配置介绍	6
3.3 Capability	11
3.3.1 参数配置介绍	12
3.4 PF Basic	13
3.4.1 参数配置介绍	14
3.5 SRIOV	16
3.5.1 参数配置介绍	16



3.6 Interrupt	17
3.6.1 参数配置介绍	18
3.7 Adv. Options	19
3.7.1 参数配置介绍	20
3.8 Core Interface	21
3.8.1 参数配置介绍	22
3.9 Summary	38
3.9.1 参数配置介绍	39
3.10 IP 生成文件.....	41
3.10.1 IPC 文件.....	41
3.10.2 Verilog 文件.....	41
3.10.3 ADC 文件.....	41
3.10.4 Hex 文件.....	41
4 IP 端口生成.....	42
5 参考文献	53
版本信息	54
免责声明	54



1 IP 概述

SALPHOENIX®2A（以下简称 PH2A）系列 FPGA 集成 PCI Express 控制器硬核，可提供高带宽、可配置和高可靠性的 PCI Express 互联。下文中的 PCIe，为 PCI Express 的简称。

本文将介绍如何定制化和生成 PH2A 系列 FPGA PCIe IP，以及约束 PCIe IP，同时介绍 PCIe IP 的基本特性，包括所支持的器件，IP 图形化界面配置选项介绍，以及功能描述。

1.1 支持的器件

本 IP 仅支持 PH2A 器件中集成 PCIe 硬核 IP 的型号。具体器件型号支持列表如下表。

表 1-1 PH2A PCIe IP 支持的器件

器件选择		PCIe 控制器位置	
型号	封装	X147Y0Z0	X147Y180Z0
PH2A106	FLG676	✓	✓
PH2A106	FLG900	✓	✓

1.2 PCIe IP 支持的功能

PH2A 系列 FPGA 的 PCIe 控制器支持以下功能：

1.2.1 通用功能

- 支持 PCI Express Base Specification Revision 4.0 v1.0
- 支持 PHY Interface for PCI Express (PIPE) 4.4.1/5.2
- 支持 x1, x2, x4, x8 位宽可选
- 支持 2.5Gb/s, 5.0Gb/s, 8.0Gb/s, 16Gb/s 单个 lane 速率
- 支持 Rootport, Endpoint 或者 Legacy Endpoint
- 至多 1 个 Virtual Channel (VC)
- 至多 4 个 PF 与 256 个 VF
- 支持 Advanced Error Reporting (AER)
- 支持 ECRC generation and check
- 支持用户时钟 (集成跨时钟域，在应用层支持用户选择的频率)



- 支持 Lane reversal
- 支持 Alternate Routing ID Interpretation (ARI)
- 支持 TLP Processing Hints (TPH)
- 支持 Access Control Services (ACS)
- 支持 ID-based Ordering (IDO)

1.2.2 虚拟化功能

- 支持 SR-IOV, 至多 256 个 VF
- 支持 Address Translation Service, 包括 Page Request interface
- 支持 Process Address Space ID (PASID)

1.2.3 数据传输

- 固定 512bits 位宽的数据发送和接收接口
- 至多 4KB 数据 Payload 传输
- 支持所有 Memory, I/O, Configuration, and Message 传输
- 至多 4 个 End-End TLP prefixes
- 支持 Vendor-Defined Messages (enables MCTP over PCIe)

1.2.4 电源管理与中断

- 支持所有的 Power State
- 支持 L0s and L1
- 支持 Power Management Event (PME message) and Beacon (Wake-Up)
- 支持 MSI (至多 32 向量) and INT message
- 支持 MSI-X Capability
- 支持 Latency Tolerance Reporting (LTR)
- 支持 Optimized Buffer Flush Fill (OBFF)
- 支持 L1 PM Substates with CLKREQ

1.3 使用资源

PH2A 系列 FPGA PCIe IP 会根据客户定制时的不同选择，消耗少量的可编程资源。消耗的可编程资源，主要用于 PCIe 控制器的初始化，以及携带 HXT 硬核 IP 后，对 HXT 硬核的初始化。

2 IP 结构

PCIe IP 总体结构由下图所示,PCIe IP 可以分为三个部分,分别为 PCIe 控制器 PH2_PHY_PCIE_V1, 初始化逻辑 init_logic, 以及可选的 HXT 硬核模块 PH2_PHY_HXT_V1 和 HXT 硬核初始化模块 hxt_csr_load。




图 2-1 PCIe IP 结构

2.1 IP 模块说明

- **PCIe IP:** IP 的顶层，包含了用户接口和内部模块的例化，此模块是与 IP 同名的.v 文件。
- **Init_logic:** PCIe 控制器的初始化逻辑。PCIe 控制器存在多个复位以及对复位顺序有严格的要求，同时该模块还控制着 PCIe 控制器和 HXT 硬核的启动顺序，简化了用户对 PCIe IP 的初始化流程。
- **PH2_PHY_HXT_V1:** 可选的 HXT 硬核模块。当 PCIe 最大链路位宽为 x1/x2/x4 时，只会存在一个 HXT 硬核 IP，PCIe 最大链路位宽为 x8 时，会同时存在 2 个 HXT 硬核 IP。用户生成 PCIe IP 时，选择携带 HXT 硬核时，则会例化 HXT IP，并生成对应的配置文件以及位置信息，具体说明查看 **Generate PCIe With HXT** 章节。
- **hxt_csr_load:** 可选的 HXT 硬核初始化模块，HXT 硬核初始化模块与 HXT 硬核模块总是成对出

现。

3 定制化和生成 IP

PH2A 系列 FPGA PCIe IP 是一个全可配置且高度定制化的解决方案，在 TD 软件中，用户可以通过指定 PCIe IP 各种参数的值，生成定制的 IP 核。

3.1 打开 IP

在 TD 软件中，选择 Tools, 点击 IP Generator， 用户可以选择生成一个新的 IP，或者打开一个已经存在的 IP。




图 3-1 TD 软件中 IP Generator

选中 Create an IP Core，点击 OK，在新弹出的界面中，输入生成 IP 的名称，以及生成文件位置。



图 3-2 选择 IP 名称以及生成位置

确认 IP 核名称以及位置后，点击 OK，在 Primitive IP 目录中，选中 Generic Interface，双击 PCIe Express，即可打开 PCIe IP GUI 配置界面。




图 3-3 选择 PCIe IP

3.2 Basic

Basic 配置界面如下：



Component Name: ph2a_pcie_ip

Basic | Capability | PF Basic | Interrupt | Core Interface | Summary

Application Mode: Basic

Device Type: PCI Express Endpoint

Generation: Gen1

Link Width: X1

PCIe Location: x147y0z0

TLP Data Bus

TL Clock Frequency(MHz): 62.5

☒ Generate PCIe With HXT

Quad Location: BANK81

Lane0 Location: LANE3

Reference Clock Location: BANK81 CLK0

Reference Clock Frequency: 100MHz

☐ HXT APB4 Configure Interface

☐ PCIe Quick Link

OK Cancel

图 3-4 Basic 界面配置

3.2.1 参数配置介绍

Application Mode

用户可以使用 Basic 模式或者 Advance 模式配置 PCIe IP。在 Basic 模式下,用户可以配置 Basic、Capability、PF Basic、Interrupt、Core Interface 五个界面中的参数,其他额外选项和界面被隐藏且不可配置。在 Advance 模式下,除了 Basic 模式下可配置的界面,还有 SRIOV、Adv.Options 两个界面可配置。用户可以根据 PCIe IP 的使用场景,选择合适的 PCIe IP 配置模式。

在 Advance 模式下,SRIOV 配置界面只有在使能 Capability 界面中 SR-IOV 选项,SRIOV 配置界面才可见。

Device Type

Device Type 默认选项为 PCI Express Endpoint,用户可选 PCI Express Endpoint, Legacy PCI Express Endpoint, Root Port of PCI Express Root Complex。当用户需要支持 IO 空间、作为 Completer



响应 Lock Memory 访问时, 请选择 Legacy PCI Express Endpoint; 否则, 请选择 PCI Express Endpoint。
当用户需要 FPGA 作为 RC 端时, 请选择 Root Port of PCI Express Root Complex。

当用户选择不同的配置 Device Type 时, 其他界面的配置参数可能会有所变化, 具体会在下文中介
绍。

Genration

PH2A 系列 FPGA PCIe IP 所支持的最高速度。如果对端器件支持的最高速度低于当前设备, 当前设
备会在链路训练时降低自身所支持的最高速度。器件支持的速度如下表:

表 3-1 器件支持的最高速度

Generate	Link Speed
Gen1	2.5Gb/s
Gen2	5Gb/s
Gen3	8Gb/s
Gen4	16Gb/s

Link Width

PH2A 系列 FPGA PCIe IP 所支持的最大位宽。如果对端器件支持的最大位宽低于当前设备, 当前设
备会在链路训练时降低自身所支持的最大位宽。器件支持的位宽如下表:

表 3-2 器件支持的最大位宽

Link Width	Product Generated
X1	1-Lane PH2A 系列 FPGA PCIe 硬核 IP
X2	2-Lane PH2A 系列 FPGA PCIe 硬核 IP
X4	4-Lane PH2A 系列 FPGA PCIe 硬核 IP
X8	8-Lane PH2A 系列 FPGA PCIe 硬核 IP

PCIe Location

在当前选择的 PH2A 器件中, 选择可用的 PCIe 硬核 IP, 用于生成专属的 PCIe IP 位置约束。不同
PH2A 器件对应 PCIe 控制器的位置, 参见表 1-1。



TL Clock Frequency

PH2A 系列 FPGA PCIe IP 用户侧时钟为输入时钟，需要用户提供时钟驱动 PCIe IP 的用户接口。
不同的 Generation 和 Link Speed，有多个不同的用户输入时钟频率可供选择，如下表所示：

表 3-3 PCIe IP 控制器最大速度位宽与用户侧时钟频率对照表

PCIe Generation	Link Width	TL User Frequency (Mhz)								
		10	20	40	62.5	80	125	150	250	300
Gen1 (2.5Gb/s)	X1	√	√	√	√					
	X2		√	√	√					
	X4		√	√	√					
	X8			√	√					
Gen2 (5.0Gb/s)	X1			√	√	√	√			
	X2				√	√	√			
	X4				√	√	√			
	X8					√	√			
Gen3 (8.0Gb/s)	X1					√	√	√	√	
	X2						√	√	√	
	X4						√	√	√	
	X8							√	√	
Gen4 (16.0Gb/s)	X1						√	√	√	√
	X2							√	√	√
	X4							√	√	√
	X8								√	√

Generate PCIe With HXT

PH2A 系列 FPGA PCIe IP 允许用户生成时是否携带 HXT QUAD。
如果使能 Generate PCIe With HXT，PCIe IP 会自动例化 HXT Quad，且该 Quad 只能用于 PCIe 模



式。例化 Quad 个数如下表所示：

表 3-4 PCIe IP 使用 Quad 数量

Link Width	HXT Usage
X1	1 HXT Quad, 1 channel 被使用, 3 个 channel 未被使用
X2	1 HXT Quad, 2 channel 被使用, 2 个 channel 未被使用
X4	1 HXT Quad, 4 channel 被使用, 0 个 channel 未被使用
X8	2 HXT Quad, 8 channel 被使用, 0 个 channel 未被使用

使能 Generate PCIe With HXT 后，会生成额外的 HXT 硬核配置模块，以及位置约束文件，具体见 IP 生成文件章节。需要注意的是，HXT 硬核在上电时，需要初始化时钟，即 hxt_apb4_pclk_in，与 PCIe 硬核 IP 本身无关，关于该时钟更多的描述，请参见《UG1109_安路科技 PH2A 系列 FPGA_HXT 高速串行收发器用户手册》。

用户希望 PCIe IP 与其他协议在同一个 HXT Quad 时，用户需要在 PCIe IP 配置界面中，提前配置好 PCIe IP 需要使用的 HXT Quad 以及 LANE0 的位置，即 Quad Location 和 Lane0 Location。然后再选择不使能 Generate PCIe With HXT。在 HXT IP 配置界面中，将 PCIe IP 选择的 Channel 设置为对应的 PCIe 最大速度。

在不使能 Generate PCIe With HXT 后，PCIe IP 生成的.v 文件，会将 PIPE 接口引出到顶层，用于 PCIe 控制器和外部单独的 HXT IP 连接，具体信号说明以及连接方式，请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》。

Quad Location

选择 PH2A PCIe IP 使用的 HXT Quad，不同的 PH2A 系列 FPGA，该选项参数可能会不同。详情参见表 3-5。

Lane0 Location

选择 PH2A PCIe IP 逻辑 Lane0 使用 HXT 中物理 Lane 的位置。PCIe IP 的使用 HXT 的物理 Lane 总是连续的，且逻辑 Lane0 的位置总是在物理高序号的 Lane 上。例如 PH2A PCIe IP 设置 Link Width 为 X4 模式，选择 Quad Location 为 BANK81，Lane0 Location 为 Lane3，那么 PCIe 逻辑 Lane 与 HXT 物理的映射为 PCIe 逻辑 Lane0/1/2/3，对应 BANK81 HXT 物理 Lane3/2/1/0。例如 PH2A PCIe IP 设置 Link Width 为 X8 模式，选择 Quad Location 为 BANK81andBANK80，Lane0 Location 为 Lane3，那么 PCIe 逻辑 Lane 与 HXT 物理的映射为 PCIe 逻辑 Lane0/1/2/3/4/5/6/7，对应 BANK81 HXT 物理 Lane3/2/1/0 和 BANK80 HXT 物理 Lane3/2/1/0。

Quad Location 和 Lane0 Location，在 PH2A 系列 FPGA PCIe IP 中，可能的选项如下表所示：



表 3-5 PCIe IP 物理 Lane 位置选择

器件选择		PCIe 位置	Link Width	Quad Location	Lane0 Location
型号	封装				
PH2A106	FLG676	X147Y0Z0	x1	BANK80/BANK81	Lane3/2/1/0
			x2	BANK80/BANK81	Lane3/1
			X4	BANK80/BANK81	Lane3
			X8	BANK80 and BANK81	Lane3
		X147Y180Z0	x1	BANK83/BANK84	Lane3/2/1/0
			x2	BANK83/BANK84	Lane3/1
			X4	BANK83/BANK84	Lane3
			X8	BANK83 and BANK84	Lane3

Reference Clock Location

选择 PH2A PCIe IP 使用的 HXT Quad 参考时钟位置。

使能 Generate PCIe With HXT 时，PCIe IP 只能使用当前被使用到的 HXT Quad 参考时钟输入，不能借用其他相邻 BANK 的参考时钟。

不使能 Generate PCIe With HXT 时，该参数无效，参考时钟的输入由额外的 HXT IP 配置。

Reference Clock Frequency

选择 PH2A PCIe IP 使用的 HXT Quad 参考时钟频率。

使能 Generate PCIe With HXT 时，HXT Quad 参考时钟输入只能为 IP 界面设置的频率。

不使能 Generate PCIe With HXT 时，该参数无效，参考时钟频率额外的 HXT IP 配置。

HXT APB4 Configure Interface

使能 PH2A PCIe IP 使用的 HXT Quad APB4 用户配置接口。

使能 Generate PCIe With HXT 时，HXT Quad APB4 用户配置接口供用户使用，驱动时钟为 hxt_apb4_pclk_in。Link Width 为 X1/X2/X4 模式时，提供一组 HXT Quad APB4 接口，Link Width 为 X8 模式时，提供两组 HXT Quad APB4 接口。不使能 Generate PCIe With HXT 时，该参数无效，也不会



提供 HXT APB4 配置接口。

PCIe Quick Link

使用 PCIe 总线连接到 CPU 的设备，需要在 CPU 枚举时提前准备完成，否则 PCIe 设备将不会分配 BDF。PCI Express 协议规范规定，PERST#必须要系统电源正常后 100 毫秒内置无效，并且 PCIe 设备必须要在 PERST#置无效后 20ms 内准备好进行链路训练。这通常被称为 100ms 的启动时间。

PH2A 系列 FPGA PCIe 支持 Quick link 模式，即在系统上电后，快速配置 PCIe 和 HXT，能够满足在 100ms 准备好进行链路训练，并在 120ms 之内与对端 link up。

PH2A 系列 FPGA PCIe 支持 Quick Link 功能，要求 HXT 参考时钟，必须为 REFCLK0 输入，否则不支持。同时对 FPGA 启动方式的位宽和速度有一定的要求，具体如下表所示。

表格 3-6 PCIe Quick Link 支持器件

器件选择					
型号	封装	PCIe 控制器位置	HXT 时钟输入	启动方式	配置时钟频率
PH2A106	FLG676	X147Y0Z0	REFCLK0	MSPIX4	44Mhz
				Master PCM(X8, X16)	44Mhz 及以上
				Slave PCM(X8, X16, X32)	44Mhz 及以上

若用户需要在 100ms 内完成 PCIe 链路训练前准备，选择使能 PCIe Quick Link 选项，同时选择合适的 FPGA 配置方式即可。

3.3 Capability



Capability 配置界面如下：




图 3-5 Capability 配置界面

3.3.1 参数配置介绍

Total Physical Function

PH2A 系列 FPGA PCIe IP 最多提供 4 个 Physical Function。当 Basic 界面中 Device Type 选择为 Root Port of PCI Express Root Complex，该选择只能为 1，其他则可以选择 1/2/3/4。

该选项会影响后续其他界面的配置，例如在 PF Basic 界面中，如果使能多个 PF 时，则会有至多 4 个 PF 的配置界面出现，反之最少 1 个。

Max Payload Size

指示当前设备可以支持的 transaction layer packets (TLPs) 最大有效数据载荷。对应 PCIe 协议规范中 Device Capabilities Register (Offset 04h) 的 Max_Payload_Size Supported。



Extended Tag Field

该选项默认被使能，且用户不可更改，PCIe 协议规定默认 tag 位为 5bit，PH2A 系列 FPGA PCIe IP 默认使用 8bit tag。对应 PCIe 协议规范中 Device Capabilities Register (Offset 04h) 的 Extended Tag Field Supported。

Function Level Reset

指示当前 PCIe IP 是否引出额外的 tl_flr_req[3:0] 接口，用于指示 PF 请求 FLR。对应 PCIe 协议规范中 Device Capabilities Register (Offset 04h) 的 Function Level Reset Capability。

Slot Clock Configuration

指示当前设备与对端设备使用同源的物理参考时钟，不勾选表示使用为非同源时钟。对应 PCIe 协议规范中 Link Status Register (Offset 12h) 的 Slot Clock Configuration。

SR-IOV

指示当前设备是否使能 Single Root Port I/O Virtualization (SR-IOV) capabilities。只有在 Device Type 不为 Root Port of PCI Express Root Complex 时，且 Application Mode 选择为 Advance 时，才可供用户选择。该选择对所有的 PF 同时有效。

3.4 PF Basic

PF Basic 配置界面如下：



Component Name: ph2a_pcie_ip

Basic Capability PF Basic Interrupt Adv.Options Core Interface

PF0 PF1 PF2 PF3

ID Init Values

Vendor ID: 0x1edb
Device ID: 0xabcd
Revision ID: 0x0
Subsystem Vendor ID: 0x0
Subsystem Device ID: 0x0

Class Code

Base Class Menu: Unclassified device
Base Class Value: 0x00
Sub-Class Menu: Non-VGA unclassified device
Sub-Class Value: 0x00
Interface Value: 0x0
Class Code: 0x000000

Bar Setting

Bar	Type	64 bit	Prefetchable	Size	Unit	Value(Hex)
☒ Bar0	Memory	☐	☐	2^0	MBytes	0xFFFF0000
☒ Bar1	IO	☐	☐	2^8	Bytes	0xFFFFFFFF01
☒ Bar2	Memory	☒	☐	2^0	MBytes	0xFFFFFFFFFFFF0004
☐ Bar3	Memory	☐	☐	2^7	Bytes	0x00000000
☒ Bar4	Memory	☒	☐	2^0	MBytes	0xFFFFFFFFFFFF0004
☐ Bar5	Memory	☐	☐	2^7	Bytes	0x00000000

☐ Expansion ROM

Size: 2^0 Unit: KBytes Value: 0x00000000

OK Cancel

图 3-6 PF Basic 配置界面

3.4.1 参数配置介绍

PF0/1/2/3

受 Capability 配置界面中 Total Physical Function 的影响，最多同时存在四个 PF，所以该界面最多同时配置四个 PF，如果 Device Type 选择为 Root Port of PCI Express Root Complex 时，最多只有一个 PF。所有的 PF 配置界面选项均相同。

Vendor ID

标识当前设备的制造商。有效标识符由 PCI SIG 分配，以确保每个标识符是唯一的。默认值 0x1EDB 是安路科技的供应商 ID。用户可以修改此 ID。填入 0xFFFF 是无效值。

Device ID

标识当前设备本身的 ID，默认值为 0xabcd。用户可以修改此 ID。



Revision ID

表示当前设备或应用程序版本号，或者是扩展的 Device ID。默认值为 0x0, 用户可以修改此 ID。

Subsystem Vendor ID

进一步标识当前设备或应用程序的制造商。在此处输入子系统供应商 ID；默认值为 0x0。

Subsystem Device ID

进一步标识当前设备或应用程序的制造商, 与 Device ID 类似。在此处输入子系统供应商 ID；默认值为 0x0。

Class Code

用于标识当前设备的一般用途，主要有 Base Class, Sub-Class 以及 Interface 三部分组成，其中 Base Class 和 Sub-Class，用户仅需要在配置界面中通过对应的 Menu，选择合适的设备用途即可。

Bar Setting

用于设置对应的 PF 的 base address register space，每个 BAR (0-5) 可以配置其大小以及物理属性

- Type: 用于选择当前 Bar 的类型，可选 IO 或者 Memory。IO 类型只有在 Device Type 为 Legacy PCI Express Endpoint 时，才可选。
- 64bit: 使能时，表示当前 Bar 空间大小在 128bytes 和 8Exabyte 之间。否则 Bar 大小空间为 128bytes 和 2 gigabytes 之间。该选择只有在偶数 BAR 上可选，且对应偶数 BAR 使能 64bit 时，偶数 BAR 加 1 的奇数 BAR 不可用。
- Prefetchable: 指示当前 Memory 是否可预取。只有在使能 64bit 时，该选项可以被使能。
- Size: 选择当前 BAR 大小数值，需要与 Unit 搭配组合。
- Unit: 选择当前 BAR 大小单位，需要为 Size 搭配组合。
- Vaule: 由 Size 和 Unit 组合计算得出 BAR 的值，用户不可修改。

Expansion ROM

如果使能，扩展 ROM 将被激活，大小可以从 2KB 到 4GB。



3.5 SRIOV

SRIOV 配置界面如下：

Component Name

ph2a_pcie_ip

Basic

Capability

PF Basic

SRIOV

Interrupt

Adv.Options

Core Interface

PF0-VFs

PF1-VFs

PF2-VFs

PF3-VFs

SRIOV Basic

VFs Version ID

0x0

VFs Device ID

0x1

VFs SubDevice ID

0x0

Dependency Link

0x0

Total VFs

4

First VF Offset

8

Support Page Size

0x533

BAR Setting

Bar	Type	64 bit	Prefetchable	Size	Unit	Value(Hex)
☒ Bar0	Memory	☐	☐	2^7	Bytes	0xFFFFFFFF80
☐ Bar1	Memory	☐	☐	2^7	Bytes	0x00000000
☐ Bar2	Memory	☐	☐	2^7	Bytes	0x00000000
☐ Bar3	Memory	☐	☐	2^7	Bytes	0x00000000
☐ Bar4	Memory	☐	☐	2^7	Bytes	0x00000000
☐ Bar5	Memory	☐	☐	2^7	Bytes	0x00000000

OK

Cancel

图 3-7 SRIOV 配置界面

3.5.1 参数配置介绍

SRIOV Basic

- VFs Version ID: 4bit SR-IOV Capability 版本号。
- VFs Device ID : VF 的设备号。
- VFs SubDevice ID: VF 的子设备号。
- Dependency Link : 指示 PF 和 SR-IOV 的之间的功能依赖关系连接。
- Total VFs :当前 PF 需要使用 VF 的个数，四个 PF 共享 256 个 VF，单个 PF 最大支持 256 个 VF。
- First VF Offset: 指示 PF 设备中第一个 VF 的偏移量。PF 的偏移量总是固定的，PF0 的偏移量为 0，PF1 则为 1，PF2 则为 2，PF3 则为 3。



- **Support Page Size:** 指示 PF 支持的 page size。PF 支持 $2^{(n+12)}$ 的 page size, n 表示当前设置的对应 bit n 为 1。

First VF Offset 仅用于显示, 不可编辑。对于每个 PF 的 First VF Offset, 计算公式如下:

PF0:

$$\text{First VF Offset} = 8 \quad \text{公式 2-1}$$

PF1:

$$\text{First VF Offset} = 8 + \text{Total VFs of PF0} - 1 \quad \text{公式 2-2}$$

PF2:

$$\text{First VF Offset} = 8 + \text{Total VFs of PF0} + \text{Total VFs of PF1} - 2 \quad \text{公式 2-3}$$

PF3:

$$\text{First VF Offset} = 8 + \text{Total VFs of PF0} + \text{Total VFs of PF1} + \text{Total VFs of PF2} - 3 \quad \text{公式 2-4}$$

VF BAR Setting

- **Type:**用于选择当前 Bar 的类型, 可选 **Memory**。
- **64bit:** 使能时, 表示当前 Bar 空间大小在 128bytes 和 8Exabyte 之间。否则 Bar 大小空间为 128bytes 和 2 gigabytes 之间。该选择只有在偶数 BAR 上可选, 且对应偶数 BAR 使能 64bit 时, 偶数 BAR 加 1 的奇数 BAR 不可用。
- **Prefetchable:**指示当前 Memory 是否可预取。只有在使能 64bit 时, 该选项可以被使能。
- **Size:**选择当前 BAR 大小数值, 需要与 Unit 搭配组合。
- **Unit:**选择当前 BAR 大小单位, 需要为 Size 搭配组合。
- **Value:**由 Size 和 Unit 组合计算得出 BAR 的值, 用户不可修改。

3.6 Interrupt

PH2A 系列 FPGA PCIe IP 支持三种中断模式, 即 Legacy INTx, MSI, MSI-X。在配置时, 仅允许存在一种中断, 或者不使能中断。VF 中断使用与其关联的 PF 中断类型和中断配置信息。

Interrupt 配置界面如下:



Component Name: ph2a_pcie_ip

Basic Capability PF Basic SRIOV **Interrupt** Adv.Options Core Interface

Interrupt Mode

☒ None ☐ Legacy ☐ MSI ☐ MSI-X

PF0 PF1 PF2 PF3

Legacy Interrupt

Interrupt Pin: NONE

☐ MSI Cap

Multiple Msg Vector: 1

☐ Per-Vector Masking

☐ MSI-X Cap

Table Size: 0x0

Table Offset: 0x0

Table BAR Indicator: Bar0

PBA Offset: 0x0

PBA BAR Indicator: Bar0

OK Cancel

图 3-8 Interrupt 配置界面

3.6.1 参数配置介绍

Interrupt Mode

支持 Legacy INTx, MSI, MSI-X 三种中断类型，或者不使用中断。

Legacy Interrupt

Legacy Interrupt 兼容了 PCI 的中断机制。PF 可以选择各自的 interrupt pin，VF 没有中断被使能。所有 PF 的 interrupt pin 默认都为 None，可选为 None, INTA, INTB, INTC 和 INTD。

MSI Cap

选中表示使能对应 PF 的 MSI Capability。PH2A 系列 FPGA PCIe IP 只支持 64bit MSI address，不支持 32bit。



- **Multiple MSG Vector:** 默认为 1，用户可选为 1/2/4/8/16/32。此值指示了当前 PF 所支持的连续中断的个数。
- **Per-Vector Masking:** 使能时，当前设备支持 MSI Per-Vector Masking，即存在 Mask Bits 和 Pending Bits。

MSI-X Cap

选中表示使能对应 PF 的 MSI-X Capability。

- **Table Size:** 系统软件读取该字段以确定设备所支持的 MSI-X 向量数 N，被编码为 N-1。例如，返回值 3 时表示中断向量个数为 4。
- **Table Offset:** 指示 Function 的 BAR 地址偏移量，以指向 MSI-X 表的基址。较低的 3 个 bit 被软件屏蔽（设置为零），以形成 32 位 QWORD 对齐偏移。
- **Table BAR Indicator:** 指示在配置空间中从 10h 开始定位的 Function 的 BAR 寄存器中的哪一个，用于将 Function 的 MSI-X 表映射到内存空间。
- **PBA Offset:** 指示 Function 的 BAR 地址偏移量，以指向 MSI-X PBA 的基址。较低的 3 个 bit 被软件屏蔽（设置为零），以形成 32 位 QWORD 对齐偏移。
- **PBA BAR indicator:** 指示在配置空间中从 10h 开始定位的 Function 的 BAR 寄存器中的哪一个，用于将函数的 MSI-X PBA 映射到内存空间。

3.7 Adv. Options

Adv. Options 配置界面如下：




图 3-9 Adv. Options 配置界面

3.7.1 参数配置介绍

Power Management Capability

- **D1 Support:** 指示当前设备是否支持 D1 电源状态。在 D1 状态下，除部分 **Message** 报文外，不得在链路上发送任何请求 TLP。Configuration 和 Message 请求是 D1 状态下功能接受的唯一 TLP。
- **D2 Support:** 指示当前设备是否支持 D2 电源状态。当 Function 当前没有被使用并且可能在一段时间内不会被使用时，它可以被进入 D2 中。在 D2 状态下，Function 不得在链路上启动任何请求 TLP，Message 报文除外。

AER Capability

- **ECRC Check:** 使能时表示支持 ECRC 的校验。
- **ECRC Generation:** 使能时表示支持 ECRC 的生成。



DSN Capability

- DSN Num: 使能 Device Serial Number Extended Capability, 使用独一无二的 64bit 值供当前设备使用。

External Register Interface

- Offset of First Cap: 接口使特定于应用程序的配置寄存器和功能能够在特定的 PF 或 VF 寄存器范围内实现。使能 t1_cfg_x_*总线接口, 且设置第一个外部实现的 capability 的偏移量。

3.8 Core Interface

Core Interface 配置界面如下:




图 3-10 Core Interface 配置界面



3.8.1 参数配置介绍

Core MISC

- **PCIe APB4 Configure Interface:** 使能 PCIe 控制器 APB4 总线配置接口，用于访问 PCIe 内部寄存器空间。
- **Auto BandWidth Change Interface:** 使能直接速度位宽切换接口。用户可以根据吞吐率需求，动态调节协商的速度和位宽。
- **Configure Direct Access Interface:** 使能直接访问接口。用户可以通过 PCIe 接口，获取一些关键的信息，例如：当前协商的速度，位宽，MPS 等，简化通过 APB4 总线访问寄存器的过程。
- **Legacy and Native PM Interface:** 使能 legacy and native power management 总线。
- **PM with Clockreq Interface:** 使能 Power Management with CLKREQ 总线。

上述使能的总线信号说明，请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》。

Core Debug

- **Report Interface:** 使能 Report 总线，用于报告各种请求状态以及错误信息。具体信号描述请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》中 Report interface 章节。
- **PTM Interface:** 使能 Precision Time Measurement 总线，用于时间测量和同步。具体信号描述请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》中 PTM interface 章节。
- **OBFF Interface:** 使能 Optimized Buffer Flush-Fill 总线，用户 host 发送当前电源状态到所有的 device。具体信号描述请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》中 Optimized buffer flush-fill 章节。
- **Test Interface:** 使能 Test 总线，仅测试时使用。具体信号描述请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》中 Optimized buffer flush-fill 章节。
- **Debug Interface:** 使能 Test 总线，仅测试时使用。在使用该组总线时，需要将 pinshare_grp0_out_sel[2:0] 设置为 100b，其中 test_out_t1 信号时钟域为 tl_clk_user，test_out_pl 信号时钟域为 pl_pclk_user。具体信号说明如下：

表格 3-7 test_out_t1 信号说明

test_out_t1[255:0]	描述
[0]	Uncorrectable Error Data Link Protocol Error was logged (pulse)
[1]	Uncorrectable Error Surprise Down Error was logged (pulse)



test_out_tl[255:0]	描述
[2]	Uncorrectable Error Poisoned TLP Received Error was logged (pulse)
[3]	Uncorrectable Error Flow Control Protocol Error was logged (pulse)
[4]	Uncorrectable Error Completion Timeout Error was logged (pulse)
[5]	Uncorrectable Error Completer Abort Error was logged (pulse)
[6]	Uncorrectable Error Unexpected Completion Error was logged (pulse)
[7]	Uncorrectable Error Receiver Overflow Error was logged (pulse)
[8]	Uncorrectable Error Malformed TLP Error was logged (pulse)
[9]	Uncorrectable Error ECRC Error was logged (pulse)
[10]	Uncorrectable Error Unsupported Request Error was logged (pulse)
[11]	Uncorrectable Error ACS Violation Error was logged (pulse)
[12]	Uncorrectable Error Uncorrectable Internal Error was logged (pulse)
[13]	Uncorrectable Error MC Blocked TLP Error was logged (pulse)
[14]	Uncorrectable Error AtomicOp Egress Blocked was logged (pulse)
[15]	Uncorrectable Error TLP Prefix Blocked Error was logged (pulse)
[16]	Uncorrectable Error Poisoned TLP Egress Blocked was logged (pulse)
[17]	Uncorrectable Error DMWr Egress Blocked was logged (pulse)
[23:18]	reserved
[24]	Correctable Error Receiver Error was logged (pulse)
[25]	Correctable Error Bad TLP was logged (pulse)
[26]	Correctable Error Bad DLLP was logged (pulse)
[27]	Correctable Error Replay_NUM rollover was logged (pulse)
[28]	Correctable Error Replay Timer timeout was logged (pulse)
[29]	Correctable Error Advisory non-fatal error was logged (pulse) (for PF0 only)
[30]	Correctable Error Header Log overflow was logged (pulse) (for PF0 only)



test_out_tl[255:0]	描述
[31]	Correctable Error Corrected Internal Error was logged (pulse)
[39:32]	reserved
[40]	Received completion with UR status (pulse)
[41]	Received completion with CA status (pulse)
[47:42]	reserved
[59:48]	reserved
[60]	Indicates if there are enough credits to transmit the TLP starting on the tl_tx_* interface; valid only when tl_tx_*=1
[61]	Indicates when there is not enough space in the TX buffer to store the TLP starting on the tl_tx_* interface; valid only when tl_tx_sop=1
[62]	TX buffer overflow
[63]	Internal packet transmission request
[89:64]	reserved
[90]	L1.2 enabled
[91]	L1.1 enabled
[92]	ASPM L1.2 enabled
[93]	ASPM L1.1 enabled
[94]	Link up-configuration capability
[95]	Port is upstream (this signal reports the current port direction when crosslinks are supported)
[100:96]	ltssm state (tl_clk_user domain)
[101]	Data link layer is active
[102]	TLP transmission inhibited
[103]	DLLP transmission inhibited
[107:104]	Low-power state machine state: • 0h: L0_RST (Initialization state)



test_out_tl[255:0]	描述
	• 1h: L0 (Idle state) • 2h: ASPM_L1_IN0 (Prepare ASPM L1 entry step #1) • 3h: ASPM_L1_IN1 (Prepare ASPM L1 entry step #2) • 4h: ASPM_L1_OUT (Exit from ASPM L1 because of NAK) • 5h: L1_IN0 (Prepare L1 entry step #1) • 6h: L1_IN1 (Prepare L1 entry step #2) • 7h: L1 (L1 state) • 8h: L0_IN (Prepare L0 entry) • 9h: L0_IN_WAIT (Wait for L0 entry) • Ah: L2_IN0 (Prepare L2 entry step #1) • Bh: L2_IN1 (Prepare L2 entry step #2) • Ch: L2 (L2 state)
[108]	Transaction layer directs ltssm to enter/stay in ASPM L0s
[109]	Transaction layer directs ltssm to enter/stay in L1 or ASPM L1
[110]	Transaction layer directs ltssm to enter/stay in L2
[111]	Downstream Port Containment is active and directing ltssm to enter/stay in Disabled state
[112]	TLP header received
[113]	TLP is malformed IO/Cfg
[114]	TLP is malformed message
[115]	TLP is malformed completion
[116]	TLP is malformed MemRdLkTLP
[117]	TLP type is unknown
[118]	TLP FBE/LBE are incorrect
[119]	TLP payload size is incorrect
[120]	TLP crosses 4KB address boundary



test_out_tl[255:0]	描述
[121]	TLP is malformed atomic operation
[122]	TLP is unexpected completion
[123]	TLP address is not in any BAR
[124]	TLP is unsupported
[125]	ACS violation detection with TLP
[127:26]	reserved
[255:128]	Received TLP header

表格 3-8 test_out_pl 信号说明

test_out_pl[255:0]	描述
[1:0]	RxL0s sub-state: • 0h: RxL0s. Inactive • 1h: RxL0s. Idle • 2h: RxL0s. FTS • 3h: RxL0s. OutRecovery
[3:2]	TxL0s sub-state: • 0h: TxL0s. Inactive • 1h: TxL0s. Idle • 2h: TxL0s. FTS • 3h: TxL0s. OutL0
[5:4]	Equalization current phase
[6]	Indicates that lane(s) are reversed
[7]	Timeout occurred in current ltssm state
[8]	Indicates that a speed change is in progress
[9]	Indicates that the Core is directing the link to Recovery. This bit is deprecated and will be removed in future versions; it is advised



test_out_pl[255:0]	描述
	to use test_out_pl[46:40] instead
[10]	ltssm state change on next clock cycle: this signal is asserted for one clock cycle to indicate that ltssm is going to change on the next clock cycle. This can typically be used to synchronize a logic analyzer
[11]	ltssm State/Equalization phase change: this signal is asserted for one clock to indicate that the ltssm state or Equalization phase has changed. This signal can typically be used to synchronize a logic analyzer
[12]	Port is upstream (this signal reports the current port direction when crosslinks are supported)
[13]	8b/10b or 128/130b encoding error, or malformed SKP OS error detected
[14]	PhyStatus error (ltssm state changed before receiver detection/power state/speed was acknowledged by the PHY)
[15]	Link is up
[23:16]	Lane 7:0 detected: each bit indicates if a lane was detected during Detect.Active. Information about lanes 15:8 is not available in test_out_pl
[31:24]	Lane 7:0 active: each bit indicates if a lane is currently part of a configured link. Information about lanes 15:8 is not available in test_out_pl
[37:32]	Polling.Compliance Setting
[39:38]	reserved
[40]	Pulsed 1 clock cycle when an event causes L0->Recovery transition
[46:41]	L0->Recovery transition event reason: • 1: Retrain_link bit is set • 2: Directed to perform autonomous link width change • 3: Directed to perform autonomous link speed change • 4: Directed to enter Hot Reset



test_out_pl[255:0]	描述
	• 5: Link_disable bit is set • 6: Replay error • 7: Flow-control timeout • 8: Deskew error • 9: Framing error • 10: Receiver encoding error • 11: Request equalization • 12: TS1/2 received from link partner • 13: EIEOS received from link partner • 14: N_FTS timeout • 15: Electrical idle inferred on all lanes in L0 and no EIOS was received • 16: Directed to do speed change • 17: Directed to perform I0 Recalibration (see Section 5.3)
[63:47]	reserved
[64]	Deskew Error
[65]	Framing error (any reason). In 8b10b this can be caused by a misplaced STP/SDP or a DLLP without an END symbol
[66]	128b/130b framing error detected: incorrect RxSyncHeader or SDS followed by another ordered set)
[67]	128b/130b framing error detected: received STP or EDS with incorrect length/framing parity/framing CRC
[68]	reserved
[69]	128b/130b framing error detected: unexpected symbol/token
[70]	128b/130b framing error detected: unexpected EDS or OS received without preceding EDS
[95:71]	reserved



test_out_pl[255:0]	描述
[111:96]	Standard or Control SKP OS parity error detected on lane 15:0 (each bit is pulsed for 1 clock cycle when an error occurs on the corresponding lane)
[127:112]	RxSyncHeader error occurred on lane 15:0 (each bit is pulsed for 1 clock cycle when an error occurs on the corresponding lane)
[139:128]	Sequence number of last acknowledged received TLP
[140]	Received good TLP
[141]	Received bad TLP
[142]	Received duplicate TLP
[143]	Rx buffer overflow
[144]	ACK sent (sequence number is contained in test_out_pl[139:128])
[145]	NAK sent (sequence number is contained in test_out_pl[139:128])
[146]	Received nullified TLP
[151:147]	RX buffer fill level (00000: empty , 11111: full) Information is not always accurate because of CDC latency and when in Rx stream mode with small buffer size
[152]	Received bad DLLP
[153]	Flow-control protocol error
[154]	Flow-control timeout
[155]	reserved
[156]	Received TLP with LCRC error
[159:157]	reserved
[171:160]	Sequence number of last acknowledged transmitted TLP
[183:172]	Highest transmitted sequence number
[184]	Replay in progress
[185]	Replay number error
[186]	Replay timer error



test_out_pl[255:0]	描述
[187]	NAK received (with correct sequence number) (pulse)
[188]	ACK/NAK received with incorrect sequence number
[189]	Replay buffer overflow (this indicates an internal error in the Core)
[190]	Parity error detected in TLP read from TX buffer
[191]	ECC error detected when reading TLP from TX buffer
[192]	Parity error detected in a transmitted TLP that is not nullified
[193]	Replay buffer is full
[194]	Pulsed when a PTM Request message is transmitted (but not replayed)
[195]	Pulsed when a PTM Request message is replayed
[196]	Pulsed when a PTM Response/ResponseD message is transmitted (but not replayed)
[197]	Pulsed when a PTM Response/ResponseD message is replayed
[255:198]	reserved

- **PIPE Interface:** 使能 PIPE 接口，仅测试时使用。在使用该组总线时，无法同时显示全部信号，需要将 pinshare_grp0_out_sel[2:0]和 pinshare_grp1_out_sel[1:0]设置为多个值，按照需求读取数据。具体信号说明如下：

表格 3-9 PIPE Interface 信号说明

信号名	描述	备注
test_out_txdata[255:0]	This signal shows transmitted data symbols of data on all lanes, unscrambled. For each lane is 32bits.	pinshare_grp0_out_sel[2:0]]等于 001b 或 011b
test_out_rxdata[255:0]	This signal shows received data symbols of data on all lanes, unscrambled. For each lane is 32bits.	
test_out_txdatak[31:0]	This signal carries four bits of information for each lane 3:0: lane0	



信号名	描述	备注
	7:4: lane1 ... In 8b10b: each lane lowest significant bits indicate the DataK bits for each symbol of data; other bits are unused. In 128b130b: Bit 0 indicates if the block is an OS; Bit 1 indicates the start of a block; Bits 3:2 are reserved.	
test_out_rxdatak[31:0]	This signal carries four bits of information for each lane 3:0: lane0 7:4: lane1 ... In 8b10b: each lane lowest significant bits indicate the DataK bits for each symbol of data; other bits are unused. In 128b130b: Bit 0 indicates if the block is an OS; Bit 1 indicates the start of a block; Bits 3:2 are reserved.	
test_out_txval[7:0]	This signal is asserted when information on test_out_txdata/test_out_txdata k is valid on each lane.	
test_out_rxval[7:0]	This signal is asserted when information on test_out_rxdata/test_out_rxdata k is valid on each lane.	
test_out_equ_l0[127:0]	This signal reports the equalization settings accepted by the (local) Core and by the(remote) link partner at current link speed. It is only valid in Recovery.RcvrLock when this state was entered from Recovery.Equalization. There are 128 bits for each	pinshare_grp0_out_sel[2:0]]等于 101b



信号名	描述	备注
	implemented lane: • [17:0]: New remote coefficients value {C+1, C0, C-1} • [21:18]: New remote preset value • [22]: Remote use preset (1: preset is used, 0: coefficients are used) • [40:23]: New local coefficients value {C+1, C0, C-1} • [44:41]: New local preset value • [45]: Local use preset (1: preset is used, 0: coefficients are used) • [48:46]: Local RX preset hint • [52:49]: Current local preset value • [70:53]: Current local coefficients value {C+1, C0, C-1} • [76:71]: Current local FS value • [82:77]: Current local LF value • [100:83]: Current remote coefficients {C+1, C0, C-1} • [106:101]: Current remote FS value • [112:107]: Current remote LF	



信号名	描述	备注
	value • [113]: Sending equalization command: Set initial preset • [114]: Sending equalization command: Request local preset • [115]: Sending equalization. command: Request local coefficient • [116]: Sending equalization command: Remote coefficients • [117]: Sending equalization command: Perform receiver evaluation • [118]: Sending equalization command: Remote request rejected • [119]: Sending equalization command: Report that timeout occurred • [120]: Receiving equalization response: Local preset to coefficient mapping • [121]: Receiving equalization response: Local coefficients request accepted • [122]: Receiving equalization response: Local coefficient request rejected • [123]: Receiving equalization response: New remote preset request • [124]: Receiving equalization	



信号名	描述	备注
	response: New remote coefficients request • [125]: Receiving equalization response: Equalization complete, successful • [126]: Receiving equalization response: Equalization complete, failed • [127]: Reserved	
test_out_equ_l1[127:0]	Same as test_out_equ_l0, this is for lane1	
test_out_equ_l2[127:0]	Same as test_out_equ_l0, this is for lane2	
test_out_equ_l3[127:0]	Same as test_out_equ_l0, this is for lane3	
test_out_equ_l4[127:0]	Same as test_out_equ_l0, this is for lane4	pinshare_grp1_out_sel[1:0]]等于 10b
test_out_equ_l5[127:0]	Same as test_out_equ_l0, this is for lane5	
test_out_equ_l6[127:0]	Same as test_out_equ_l0, this is for lane6	pinshare_grp0_out_sel[2:0]]等于 110b
test_out_equ_l7[127:0]	Same as test_out_equ_l0, this is for lane7	pinshare_grp0_out_sel[2:0]]等于 111b
test_pl_m2p_msgbus[63:0]	PIPE Message Bus (MAC to PHY): this interface is used to send information to the PHY. For each lane is 8bits.	pinshare_grp1_out_sel[1:0]]等于 01b
test_pl_p2m_msgbus[63:0]	PIPE Message Bus (PHY to MAC): this interface is used to receive information from the	



信号名	描述	备注
	PHY. For each lane is 8bits.	
test_pl_pclk_rate[2:0]	PIPE Interface Clock Rate: indicates current PIPE interface clock rate. • 00b: 62.5 MHz • 01b: 125 MHz • 10b: 250 MHz • 11b: 500MHz	
test_pl_rate[2:0]	Link Signaling Rate: controls the link signaling rate. • 000: use 2.5 GT/s signaling rate • 001: use 5.0 GT/s signaling rate • 010: use 8.0 GT/s signaling rate • 011: use 16.0 GT/s signaling rate	
test_pl_rxelecidle[7:0]	Receive Electrical Idle: indicates that electrical idle is detected on receiver lane. For each lane is 1bit.	
test_pl_rxstandby[7:0]	PHY RX Control.	
test_pl_rxstartblock[7:0]	Used at 8.0 GT/s or above only. For each lane is 1bit.	
test_pl_rxstatus[23:0]	Receive Status: encodes receive status and error codes for the receive data stream and receiver detection.	



信号名	描述	备注
test_pl_rxsynheader[15:0]	Used at 8.0 GT/s or above only. Indicates block sync header when a block starts.	
test_pl_rxdatavalid[7:0]	Used at 8.0 GT/s or above only. For each lane is 1bit.	
test_pl_txcompliance[7:0]	Transmit Compliance: forces the running disparity to negative in Compliance mode (negative COM character) and can also be used to turn off Lanes that are not initialized. For each lane is 1bit.	
test_pl_txdetectrx[7:0]	Transmit Detect Receive: prompts the PHY to start a receiver detection operation or to begin loopback. For each lane is 1bit.	
test_pl_txelecidle[7:0]	Transmit Electrical Idle: forces the transmit output to electrical idle. For each lane is 1bit.	
test_pl_txstartblock[7:0]	Used at 8.0 GT/s or above only.	
test_pl_txsynheader[15:0]	Used at 8.0 GT/s or above only	
test_pl_width[1:0]	PIPE Interface Width: indicates current PIPE interface width: • 000: 8-bit • 001: 16-bit • 010: 32-bit • 011: 64-bit • 100: 128-bit	
test_pl_phystatus[7:0]	PHY Status	
test_pl_powerdown[3:0]	PHY Power State determines the power state (P0, P0s, P1, or P2).	



- **BARSize Interface:** 使能 BARSize 接口，仅测试时使用。在使用该组总线时，无法同时显示全部信号，需要将 pinshare_grp0_out_sel[2:0] 设置为多个值，按照需求读取数据。具体信号说明如下：

表格 3-10 PIPE Interface 信号说明

信号名	描述	备注
tl_pinshare_pf0_bar0_size[31:0]	PF0_BAR0 参数配置	pinshare_grp0_out_sel[2:0] 等于 110b
tl_pinshare_pf0_bar1_size[31:0]	PF0_BAR1 参数配置	
tl_pinshare_pf0_bar2_size[31:0]	PF0_BAR2 参数配置	
tl_pinshare_pf0_bar3_size[31:0]	PF0_BAR3 参数配置	
tl_pinshare_pf0_bar4_size[31:0]	PF0_BAR4 参数配置	
tl_pinshare_pf0_bar5_size[31:0]	PF0_BAR5 参数配置	
tl_pinshare_pf1_bar0_size[31:0]	PF1_BAR0 参数配置	
tl_pinshare_pf1_bar1_size[31:0]	PF1_BAR1 参数配置	
tl_pinshare_pf1_bar2_size[31:0]	PF1_BAR2 参数配置	
tl_pinshare_pf1_bar3_size[31:0]	PF1_BAR3 参数配置	
tl_pinshare_pf1_bar4_size[31:0]	PF1_BAR4 参数配置	pinshare_grp0_out_sel[2:0] 等于 111b
tl_pinshare_pf1_bar5_size[31:0]	PF1_BAR5 参数配置	
tl_pinshare_pf2_bar0_size[31:0]	PF2_BAR0 参数配置	
tl_pinshare_pf2_bar1_size[31:0]	PF2_BAR1 参数配置	
tl_pinshare_pf2_bar2_size[31:0]	PF2_BAR2 参数配置	
tl_pinshare_pf2_bar3_size[31:0]	PF2_BAR3 参数配置	
tl_pinshare_pf2_bar4_size[31:0]	PF2_BAR4 参数配置	
tl_pinshare_pf2_bar5_size[31:0]	PF2_BAR5 参数配置	
tl_pinshare_pf3_bar0_size[31:0]	PF3_BAR0 参数配置	
tl_pinshare_pf3_bar1_size[31:0]	PF3_BAR1 参数配置	
tl_pinshare_pf3_bar2_size[31:0]	PF3_BAR2 参数配置	



信号名	描述	备注
tl_pinshare_pf3_bar3_size[31:0]	PF3_BAR3 参数配置	
tl_pinshare_pf3_bar4_size[31:0]	PF3_BAR4 参数配置	
tl_pinshare_pf3_bar5_size[31:0]	PF3_BAR5 参数配置	

3.9 Summary

此界面主要用来展示用户的配置，包括 Device Type, 中断类型，物理 Lane 位置等。Summary 界面不包含任何配置项，仅对前面几页最重要的配置或状态信息进行展示，便于客户在定制化 PCIe IP 时，总结配置的重要选项。

Component Name: ph2a_pcie_ip

Basic | Capability | PF Basic | SRIOV | Interrupt | Adv.Options | Core Interface | **Summary**

Overview

Target Device: PH2A106FLG676
IP Module Name: ph2a_pcie_ip
Device Type: Legacy PCI Express Endpoint

General

PCIe Controller Location: x147y0z0
Max Speed Support: Gen3
Max Width Support: X4
Max Payload Size Support: 4096

PF and VF

PF0_Enabled: Yes
PF0_ID(Hex): 1EDBABCD
PF0_Class_Code: Non-VGA unclassified device
PF0_BAR: Bar0,Bar1,Bar2,Bar4
PF0_VFs: 12
PF0_Interrupt: MSI-X, 4

Physical Selections

PCIe Logic Lane0: BANK81 Lane3
PCIe Logic Lane1: BANK81 Lane2
PCIe Logic Lane2: BANK81 Lane1
PCIe Logic Lane3: BANK81 Lane0
Reference Clock Location: BANK81 CLK0
Reference Clock Frequency: 100MHz

OK Cancel

图 3-11 Summary 界面



3.9.1 参数配置介绍

Overview

- **Target Device:** 显示当前 PCIe IP 所属 FPGA 器件。
- **IP Module Name:** PCIe IP 模块名称。
- **Device Type:** PCIe IP 选择的 PCIe 类型，共三种可选，分别为 PCI Express Endpoint, Legacy PCI Express Endpoint, Root Port of PCI Express Root Complex。

General

- **PCIe Controller Location:** 当前 PCIe IP 的 PCIe 控制器物理位置。
- **Max Speed Support:** 最大支持的 PCIe 协商速度。
- **Max Link Support:** 最大支持的 PCIe 协商位宽。
- **Max Payload Size Support:** 最大支持的 PCIe 有效数据载荷量。

PF and VF

在此标题中，会实时显示 PF0/PF1/PF2/PF3 相关信息，会根据 Total Physical Function，确认需要显示的 PF 个数。如果 Device Type 选择为 Root Port of PCI Express Root Complex 时，最多只有一个 PF。下面使用 PF_n 表示使能的 PF，其中 n 可以为 0/1/2/3。

- **PF_n_Enabled:** PF_n 是否被使能，PF0 必须被使能。
- **PF_n_ID(Hex):** PF_n 的 Vendor ID 和 Device ID，两个 ID 组成 32 位，16 进制显示。
- **PF_n_Class_Code:** PF_n 的 Sub-Class Menu。
- **PF_n_BAR:** PF_n 当前被使能的 BAR。
- **PF_n_VFs:** PF_n 所属的 VF 个数，如果没有使能 SR-IOV，则不显示。
- **PF_n_Interrupt:** PF_n 使能的中断类型，可能是 None, Legacy Interrupt, MSI, MSI-X 的一种。

Physical Selections

在此标题中，会实时显示 PCIe 控制器的逻辑 Lane，与 HXT 物理 Lane 的对应关系，当选择 X1 时，只会显示逻辑 Lane0，选择 X8 时，会显示逻辑 Lane0 到逻辑 Lane7。

- **PCIe Logic Lane0/1/2/3/4/5/6/7:** 指示 PCIe 控制器的逻辑 Lane 与 HXT 物理 Lane 的对应关



系。Link Width 选择 X1 时，只显示 PCIe Logic Lane0；X2 时，只显示 PCIe Logic Lane0/1；X4 时，只显示 PCIe Logic Lane0/1/2/3；X8 时，显示 PCIe Logic Lane0/1/2/3/4/5/6/7。

- **Reference Clock Location:** 显示当前 HXT 的参考时钟位置，只有在 PCIe IP 生成时携带 HXT 时，当前参数才会生效，否则由额外的 HXT IP 决定参考时钟位置。
- **Reference Clock Frequency:** 显示当前 HXT 的参考时钟频率，只有在 PCIe IP 生成时携带 HXT 时，当前参数才会生效，否则由额外的 HXT IP 决定参考时钟频率。



3.10 IP 生成文件

3.10.1 IPC 文件

TD 软件使用 IPC 文件记录 PCIe IP 的配置信息。每次变更 PCIe IP 配置信息时，TD 软件会记录在 IPC 文件中，用户不可修改其内容，由 TD 软件自行维护和修改。

3.10.2 Verilog 文件

IPGen 会生成与 IP 同名的.v 文件，文件包含了 PCIe 硬核 IP 的例化，以及部分信号的初始化。如果用户选择生成 PCIe IP 时，使能携带 HXT 一起生成，那么同时也会例化 HXT 硬核 IP，以及对 HXT 的初始化模块。

3.10.3 ADC 文件

IPGen 会生成与 IP 同名的.ADC 文件，约束了 PCIe 和 HXT 的物理位置，具体约束位置见表 3-5。该 ADC 的约束优先级要高于用户约束，建议用户在 IP 生成时，在 IP 上提供准确的位置信息。当 IP 生成时不使能 Generate PCIe With HXT 时，ADC 约束只会有 PCIe 控制器的约束。

3.10.4 Hex 文件

IP 会生成四个 Hex 文件共两对，分别为后缀为*_fastsim.hex 文件和*_hex 文件。

*_hex 文件为实现时 HXT 硬核所用配置文件。请确保*_hex 文件与 IP 生成的.v 文件在同一目录下，如果*_hex 文件未被 TD 软件检测到，HXT 的配置信息不会出现在 bit 位流文件中，HXT 不能正常被启动。

*_fastsim.hex 为仿真时 HXT 硬核所用配置文件。该文件为*_hex 文件的简化版本，缩减了仿真所用的时间。有些仿真软件，比如 Modelsim 或 Questa，需要把 IP 生成的*_fastsim.hex 文件拷贝到仿真目录下，这样配置信息才能被加载到仿真模型中，从而获得和实现一致的仿真功能。



4 IP 端口生成

用户配置完 PCIe IP 页面，点击完成后，生成的顶层.v 文件会根据用户不同的配置，生成的端口也会有所不同，信号的具体说明，请参见《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》。具体引出规则如下表：

表 4-1 PH2A PCIe IP 信号对照表

PCIe IP 信号名	PCIe 原语信号名	备注
ref_pad_clk_p	None	HXT 硬核 IP 参考时钟输入。Basic 页中使能 Generate PCIe With HXT 时，生成此端口，否则不生成。
ref_pad_clk_n		
pcie_rx_p[7:0]	None	HXT 硬核 IP 数据管脚，位宽会根据 Link Width 选择而不同。Basic 页中使能 Generate PCIe With HXT 时，生成此端口，否则不生成。
pcie_rx_n[7:0]		
pcie_tx_p[7:0]		
pcie_rx_n[7:0]		
tl_clk_user	tl_clk_user	
tl_clk_locked	None	PCIe 控制器时钟锁定且初始化完成信号。
tl_clk_gate	tl_clk_gate	
tl_clk_user_freq[8:0]	tl_clk_user_freq[8:0]	
tl_power_on_rst	tl_power_on_rst	
tl_flr_req	tl_flr_req	Capability 页面中使能 Function Level Reset 时，生成此端口，否则不生成。
tl_cfg_penable	tl_cfg_penable	Core Interface 界面中使能 PCIe APB4 Configure Interface 时，生成此端口，否则不生成。
tl_cfg_psel	tl_cfg_psel	
tl_cfg_pwrite	tl_cfg_pwrite	
tl_cfg_pprot	tl_cfg_pprot	
tl_cfg_paddr	tl_cfg_paddr	
tl_cfg_pstrb	tl_cfg_pstrb	
tl_cfg_pwdata	tl_cfg_pwdata	
tl_cfg_pready	tl_cfg_pready	
tl_cfg_pslverr	tl_cfg_pslverr	
tl_cfg_tcv	tl_cfg_tcv	Core Interface 界面中使能 Configure Direct Access Interface 时，生成此端口，否则不生成。
tl_cfg_busdev	tl_cfg_busdev	
tl_cfg_max_payload_size	tl_cfg_max_payload_size	
tl_cfg_max_read_request	tl_cfg_max_read_request	



PCIe IP 信号名	PCIe 原语信号名	备注
_size	size	
tl_cfg_current_link_speed	tl_cfg_current_link_speed	
tl_cfg_negotiated_width	tl_cfg_negotiated_width	
tl_cfg_read_completion_boundary	tl_cfg_read_completion_boundary	
tl_cfg_pfreqs_cmd	tl_cfg_pfreqs_cmd	
tl_cfg_pf0_primary_bus	tl_cfg_pf0_primary_bus	
tl_cfg_pf1_primary_bus	tl_cfg_pf1_primary_bus	
tl_cfg_pf2_primary_bus	tl_cfg_pf2_primary_bus	
tl_cfg_pf3_primary_bus	tl_cfg_pf3_primary_bus	
tl_cfg_vfreqs_bit_sel	tl_cfg_vfreqs_bit_sel	Capability 页面中使能 SR-IOV, 且 Core Interface 界面中使能 Configure Direct Access Interface, 生成此端口, 否则不生成。
tl_cfg_vfreqs_bit	tl_cfg_vfreqs_bit	
tl_cfg_pfreqs_vfnums	tl_cfg_pfreqs_vfnums	
tl_cfg_pfreqs_vfenable	tl_cfg_pfreqs_vfenable	
tl_cfg_pfreqs_vfmse	tl_cfg_pfreqs_vfmse	Interrupt 页面中使能 Legacy 或者使能 MSI, 生成此端口, 否则不生成。
tl_int_status	tl_int_status	
tl_int_pincontrol	tl_int_pincontrol	Interrupt 页面中使能 Legacy, 生成此端口, 否则不生成。
tl_int_pinstat	tl_int_pinstat	
tl_int_msireq	tl_int_msireq	Interrupt 页面中使能 MSI, 生成此端口, 否则不生成。
tl_int_msinum	tl_int_msinum	
tl_int_msiack	tl_int_msiack	
tl_int_msi_enable	tl_int_msi_enable	
tl_int_msi_multi_enable	tl_int_msi_multi_enable	
tl_int_pf0_msi_pending	tl_int_pf0_msi_pending	
tl_int_pf1_msi_pending	tl_int_pf1_msi_pending	
tl_int_pf2_msi_pending	tl_int_pf2_msi_pending	
tl_int_pf3_msi_pending	tl_int_pf3_msi_pending	
tl_int_pf0_msi_mask	tl_int_pf0_msi_mask	
tl_int_pf1_msi_mask	tl_int_pf1_msi_mask	
tl_int_pf2_msi_mask	tl_int_pf2_msi_mask	
tl_int_pf3_msi_mask	tl_int_pf3_msi_mask	
tl_int_vfmsifid	tl_int_vfmsifid	Capability 页面中使能 SR-IOV, 且 Interrupt 页面中使能 MSI, 生成此端口, 否则不生成。
tl_int_vfmsinum	tl_int_vfmsinum	
tl_int_vfmsireq	tl_int_vfmsireq	



PCIe IP 信号名	PCIe 原语信号名	备注
tl_int_vfmsiack	tl_int_vfmsiack	
tl_int_vfmsi_enable_mask_sel	tl_int_vfmsi_enable_mask_sel	
tl_int_vfmsi_enable	tl_int_vfmsi_enable	
tl_int_vfmsi_mask	tl_int_vfmsi_mask	
tl_cfg_msix_enable	tl_cfg_msix_enable	Interrupt 页面中使能 MSI-X, 生成此端口, 否则不生成。
tl_cfg_msix_function_mask	tl_cfg_msix_function_mask	
pl_equ_phase	pl_equ_phase	
tl_ltssm	tl_ltssm	
pl_ltssm	pl_ltssm	
pl_link_up	pl_link_up	
tl_ltssm_enable	tl_ltssm_enable	
pl_clkreq_in	pl_clkreq_in	Core Interface 界面中使能 PM with Clockreq Interface, 生成此端口, 否则不生成。
tl_pm_l1ss_entack	tl_pm_l1ss_entack	
tl_pm_refclk_rem	tl_pm_refclk_rem	
pl_clkreq_oen	pl_clkreq_oen	
tl_pm_l1ss_entreq	tl_pm_l1ss_entreq	
tl_pm_l1ss_status	tl_pm_l1ss_status	
pl_wake_in	pl_wake_in	Core Interface 界面中使能 Legacy and Native PM Interface, 生成此端口, 否则不生成。
tl_pm_auxpwr	tl_pm_auxpwr	
tl_pm_data	tl_pm_data	
tl_pm_event	tl_pm_event	
tl_pm_lx_control	tl_pm_lx_control	
pl_wake_oen	pl_wake_oen	
tl_pm_lx_status	tl_pm_lx_status	
tl_pm_bwchange_linkwidth_change_req	tl_pm_bwchange_linkwidth_change_req	Core Interface 界面中使能 Auto BandWidth Change Interface, 生成此端口, 否则不生成。
tl_pm_bwchange_allowed_linkwidth	tl_pm_bwchange_allowed_linkwidth	
tl_pm_bwchange_linkspeed_change_req	tl_pm_bwchange_linkspeed_change_req	
tl_pm_bwchange_max_link_speed	tl_pm_bwchange_max_link_speed	
tl_report_error_10_1_bits	tl_report_error_10_1_bits	Core Interface 界面中使能 Report Interface, 生成此端口, 否则不生成。



PCIe IP 信号名	PCIe 原语信号名	备注
tl_report_error_22_12_bits	tl_report_error_22_12_bits	成。
tl_report_error_63_40_bits	tl_report_error_63_40_bits	
tl_report_header	tl_report_header	
tl_report_hotplug	tl_report_hotplug	
tl_report_latency	tl_report_latency	
tl_report_state_pf0_misc_control	tl_report_state_pf0_misc_control	
tl_report_state_pf1_misc_control	tl_report_state_pf1_misc_control	
tl_report_state_pf2_misc_control	tl_report_state_pf2_misc_control	
tl_report_state_pf3_misc_control	tl_report_state_pf3_misc_control	
tl_report_event	tl_report_event	
tl_report_vfstate_override_sel	tl_report_vfstate_override_sel	Capability 页面中使能 SR-IOV, 且 Core Interface 界面中使能 Report Interface, 生成此端口, 否则不生成。
tl_report_vfstate_override_bit	tl_report_vfstate_override_bit	
tl_cfg_xrdata	tl_cfg_xrdata	Adv. Options 界面中使能 External Register Interface, 生成此端口, 否则不生成。
tl_cfg_xready	tl_cfg_xready	
tl_cfg_xaddr	tl_cfg_xaddr	
tl_cfg_xenable	tl_cfg_xenable	
tl_cfg_xfid	tl_cfg_xfid	
tl_cfg_xstrb	tl_cfg_xstrb	
tl_cfg_xwdata	tl_cfg_xwdata	
tl_cfg_xwrite	tl_cfg_xwrite	
tl_pm_obffcontrol	tl_pm_obffcontrol	Core Interface 界面中使能 OBFF Interface, 生成此端口, 否则不生成。
tl_pm_obffstatus	tl_pm_obffstatus	
tl_ptm_in	tl_ptm_in	Core Interface 界面中使能 PTM Interface, 生成此端口, 否则不生成。
tl_ptm_out	tl_ptm_out	
pinshare_grp0_out_sel	pinshare_grp0_out_sel	Core Interface 界面中使能 BARSize Interface 或 PIPE Interface 或
pinshare_grp1_out_sel	pinshare_grp1_out_sel	



PCIe IP 信号名	PCIe 原语信号名	备注
		Debug Interface, 生成此端口, 否则不生成。
test_in_errinj_8_0_bits	test_in_errinj_8_0_bits	Core Interface 界面中使能 Test Interface, 生成此端口, 否则不生成。
test_in_errinj_20_16_bits	test_in_errinj_20_16_bits	
test_out_tll	None	Core Interface 界面中使能 Debug Interface, 生成此端口, 否则不生成。该组信号使用 PinShare 的方式与其他信号共享端口。
test_out_pll		
pl_pclk_user	None	Core Interface 界面中使能 PIPE Interface, 生成此端口, 否则不生成。该组信号使用 PinShare 的方式与其他信号共享端口。
pclk_deskew_cal_lock		
pclk_deskew_lock		
test_out_txdata		
test_out_rxdata		
test_out_txdatak		
test_out_txval		
test_out_rxdatak		
test_out_rxval		
test_out_equ_l0		
test_out_equ_l1		
test_out_equ_l2		
test_out_equ_l3		
test_out_equ_l4		
test_out_equ_l5		
test_out_equ_l6		
test_out_equ_l7		
test_pl_m2p_msgbus		
test_pl_p2m_msgbus		
test_pl_pclk_rate		
test_pl_rate		
test_pl_rxelecidle		
test_pl_rxstandby		
test_pl_rxstartblock		
test_pl_rxstatus		
test_pl_rxsyncheader		
test_pl_rxdatavalid		



PCIe IP 信号名	PCIe 原语信号名	备注
test_pl_txcompliance		
test_pl_txdetectrx		
test_pl_txelecidle		
test_pl_txstartblock		
test_pl_txsyncheader		
test_pl_width		
test_pl_phystatus		
test_pl_powerdown		
tl_pinshare_pf0_bar0_size	None	Core Interface 界面中使能 BARSize Interface，生成此端口，否则不生成。该组信号使用 PinShare 的方式与其他信号共享端口。
tl_pinshare_pf0_bar1_size		
tl_pinshare_pf0_bar2_size		
tl_pinshare_pf0_bar3_size		
tl_pinshare_pf0_bar4_size		
tl_pinshare_pf0_bar5_size		
tl_pinshare_pf1_bar0_size	None	Capability 页面中 Total Physical Function 大于等于 2，且 Core Interface 界面中使能 BARSize Interface，生成此端口，否则不生成。该组信号使用 PinShare 的方式与其他信号共享端口。
tl_pinshare_pf1_bar1_size		
tl_pinshare_pf1_bar2_size		
tl_pinshare_pf1_bar3_size		
tl_pinshare_pf1_bar4_size		
tl_pinshare_pf1_bar5_size		
tl_pinshare_pf2_bar0_size	None	Capability 页面中 Total Physical Function 大于等于 3，且 Core Interface 界面中使能 BARSize Interface，生成此端口，否则不生成。
tl_pinshare_pf2_bar1_size		



PCIe IP 信号名	PCIe 原语信号名	备注
tl_pinshare_pf2_bar2_size		成。该组信号使用 PinShare 的方式与其他信号共享端口。
tl_pinshare_pf2_bar3_size		
tl_pinshare_pf2_bar4_size		
tl_pinshare_pf2_bar5_size		
tl_pinshare_pf3_bar0_size	None	Capability 页面中 Total Physical Function 等于 4, 且 Core Interface 界面中使能 BARSize Interface, 生成此端口, 否则不生成。该组信号使用 PinShare 的方式与其他信号共享端口。
tl_pinshare_pf3_bar1_size		
tl_pinshare_pf3_bar2_size		
tl_pinshare_pf3_bar3_size		
tl_pinshare_pf3_bar4_size		
tl_pinshare_pf3_bar5_size		
pcie_lane_enable[7:0]	pcie_lane_enable[7:0]	Basic 页面中不使能 Generate PCIe With HXT, 生成此端口, 否则不生成。位宽会根据 Link Width 选择而不同, Link Width 选择 X1/X2/X4 时, 位宽为 4bit, 选择 X8 时, 位宽为 8bit。
phy[*]_hxt_csr_load_done	None	Basic 页面中不使能 Generate PCIe With HXT, 生成此端口, 否则不生成。通配符[x]表示 HXT 硬核 Quad 编号, 可以为 0 和 1。表示 HXT Quad[x] 初始化完成。
phy[x]_pclk_max	phy[x]_pclk_max	Basic 页面中不使能 Generate PCIe With HXT, 生成此端口, 否则不生成。通配符[x]表示 HXT 硬核 Quad 编号, 可以为 0 和 1。通配符[y]表示 HXT 硬核 Quad 的 Channel 编号, 可以为 0, 1, 2, 3。PIPE 信号用于连接外部的 HXT 硬核。
pcie_ctrl_pclk[y]_o	pcie_ctrl_pclk[y]_o	
phy[x]_ictl_ck_tx[y]_block_data_ena_a	phy[x]_ictl_ck_tx[y]_block_data_ena_a	
phy[x]_ictl_ck_tx[y]_block_data_ena	phy[x]_ictl_ck_tx[y]_block_data_ena	
pcs[x]_ick_pma_rx[y]_block	pcs[x]_ick_pma_rx[y]_block	



PCIe IP 信号名	PCIe 原语信号名	备注
ock	ck	
pcs[x]_ick_pma_tx[y]_block	pcs[x]_ick_pma_tx[y]_block	
pcs[x]_ictl_pma_pcie_rx[y]_margin_ack	pcs[x]_ictl_pma_pcie_rx[y]_margin_ack	
pcs[x]_ictl_pma_pcie_tx[y]_level_ack	pcs[x]_ictl_pma_pcie_tx[y]_level_ack	
pcs[x]_ictl_pma_pcie_tx[y]_rxdet_ack	pcs[x]_ictl_pma_pcie_tx[y]_rxdet_ack	
pcs[x]_ictl_pma_pcie_tx[y]_rxdet_result	pcs[x]_ictl_pma_pcie_tx[y]_rxdet_result	
pcs[x]_ictl_pma_rx[y]_data_vld	pcs[x]_ictl_pma_rx[y]_data_vld	
pcs[x]_ictl_pma_rx[y]_linkeval_ack	pcs[x]_ictl_pma_rx[y]_linkeval_ack	
pcs[x]_ictl_pma_rx[y]_linkeval_dir	pcs[x]_ictl_pma_rx[y]_linkeval_dir	
pcs[x]_ictl_pma_rx[y]_linkeval_fom	pcs[x]_ictl_pma_rx[y]_linkeval_fom	
pcs[x]_ictl_pma_rx[y]_state_ack	pcs[x]_ictl_pma_rx[y]_state_ack	
pcs[x]_ictl_pma_tx[y]_fir_ack	pcs[x]_ictl_pma_tx[y]_fir_ack	
pcs[x]_ictl_pma_tx[y]_state_ack	pcs[x]_ictl_pma_tx[y]_state_ack	
pcs[x]_idat_pma_rx[y]_data	pcs[x]_idat_pma_rx[y]_data	
pcs[x]_idat_pma_rx[y]_signal_detect_a	pcs[x]_idat_pma_rx[y]_signal_detect_a	
pcs[x]_ock_pma_tx[y]_block_soc	pcs[x]_ock_pma_tx[y]_block_soc	
pcs[x]_octl_pma_pcie_rx[y]_margin_dir	pcs[x]_octl_pma_pcie_rx[y]_margin_dir	
pcs[x]_octl_pma_pcie_rx[y]_margin_offset	pcs[x]_octl_pma_pcie_rx[y]_margin_offset	
pcs[x]_octl_pma_pcie_rx[y]_margin_req	pcs[x]_octl_pma_pcie_rx[y]_margin_req	



PCIe IP 信号名	PCIe 原语信号名	备注
pcs[x]_octl_pma_pcie_rx[y]_margin_type	pcs[x]_octl_pma_pcie_rx[y]_margin_type	
pcs[x]_octl_pma_pcie_sris_nt	pcs[x]_octl_pma_pcie_sris_nt	
pcs[x]_octl_pma_pcie_tx[y]_level_margin	pcs[x]_octl_pma_pcie_tx[y]_level_margin	
pcs[x]_octl_pma_pcie_tx[y]_level_req	pcs[x]_octl_pma_pcie_tx[y]_level_req	
pcs[x]_octl_pma_pcie_tx[y]_level_swing	pcs[x]_octl_pma_pcie_tx[y]_level_swing	
pcs[x]_octl_pma_pcie_tx[y]_rxdet_req	pcs[x]_octl_pma_pcie_tx[y]_rxdet_req	
pcs[x]_octl_pma_pcie_tx[y]_subsample	pcs[x]_octl_pma_pcie_tx[y]_subsample	
pcs[x]_octl_pma_rx[y]_disable_a	pcs[x]_octl_pma_rx[y]_disable_a	
pcs[x]_octl_pma_rx[y]_dmme_ena	pcs[x]_octl_pma_rx[y]_dmme_ena	
pcs[x]_octl_pma_rx[y]_linkeval_req	pcs[x]_octl_pma_rx[y]_linkeval_req	
pcs[x]_octl_pma_rx[y]_linkeval_type	pcs[x]_octl_pma_rx[y]_linkeval_type	
pcs[x]_octl_pma_rx[y]_state_power	pcs[x]_octl_pma_rx[y]_state_power	
pcs[x]_octl_pma_rx[y]_state_rate	pcs[x]_octl_pma_rx[y]_state_rate	
pcs[x]_octl_pma_rx[y]_state_req	pcs[x]_octl_pma_rx[y]_state_req	
pcs[x]_octl_pma_rx[y]_state_width	pcs[x]_octl_pma_rx[y]_state_width	
pcs[x]_octl_pma_rx[y]_term_a	pcs[x]_octl_pma_rx[y]_term_a	
pcs[x]_octl_pma_sigdet_disable_ln[y]_a	pcs[x]_octl_pma_sigdet_disable_ln[y]_a	
pcs[x]_octl_pma_tx[y]_beacon_ena_a	pcs[x]_octl_pma_tx[y]_beacon_ena_a	
pcs[x]_octl_pma_tx[y]_e	pcs[x]_octl_pma_tx[y]_e	



PCIe IP 信号名	PCIe 原语信号名	备注
lecidle	ecidle	
pcs[x]_octl_pma_tx[y]_fir	pcs[x]_octl_pma_tx[y]_fir	
pcs[x]_octl_pma_tx[y]_fir_req	pcs[x]_octl_pma_tx[y]_fir_req	
pcs[x]_octl_pma_tx[y]_state_power	pcs[x]_octl_pma_tx[y]_state_power	
pcs[x]_octl_pma_tx[y]_state_rate	pcs[x]_octl_pma_tx[y]_state_rate	
pcs[x]_octl_pma_tx[y]_state_req	pcs[x]_octl_pma_tx[y]_state_req	
pcs[x]_octl_pma_tx[y]_state_width	pcs[x]_octl_pma_tx[y]_state_width	
pcs[x]_octl_pma_txcommonmode_disable_ln[y]_a	pcs[x]_octl_pma_txcommonmode_disable_ln[y]_a	
pcs[x]_odat_pma_tx[y]_data	pcs[x]_odat_pma_tx[y]_data	
pcs[x]_orst_pma_ln[y]_baa	pcs[x]_orst_pma_ln[y]_baa	
pcs[x]_orst_pma_por_ba	pcs[x]_orst_pma_por_ba	
hxt_apb4_pclk_in	None	Basic 页面中使能 Generate PCIe With HXT, 生成此端口, 否则不生成。HXT 硬核初始化模块 hxt_csr_load 驱动时钟。
phy[x]_master_apb4_paddr_in	None	Basic 页面中使能 Generate PCIe With HXT, 且使能 Basic 页面中 HXT APB4 Configure Interface, 生成此端口, 否则不生成。HXT 硬核 APB4 总线配置接口。通配符[x]表示 HXT 硬核 Quad 编号, 可以为 0 和 1。
phy[x]_master_apb4_penable_in		
phy[x]_master_apb4_prot_in		
phy[x]_master_apb4_psel_in		
phy[x]_master_apb4_pstrobe_in		
phy[x]_master_apb4_pwdata_in		
phy[x]_master_apb4_pwri		



PCIe IP 信号名	PCIe 原语信号名	备注
te_in		
phy[x]_master_apb4_prdata_out		
phy[x]_master_apb4_preaddy_out		
phy[x]_master_apb4_pslv_err_out		
tl_rx_wait	tl_rx_wait	PCIe IP 数据接收总线，数据位宽固定为 512。
tl_rx_masknp	tl_rx_masknp	
tl_rx_bardec	tl_rx_bardec	
tl_rx_data	tl_rx_data	
tl_rx_eop	tl_rx_eop	
tl_rx_err	tl_rx_err	
tl_rx_mchit	tl_rx_mchit	
tl_rx_sop	tl_rx_sop	
tl_rx_valid	tl_rx_valid	
tl_tx_data	tl_tx_data	PCIe IP 数据发送总线，数据位宽固定为 512。
tl_tx_eop	tl_tx_eop	
tl_tx_err	tl_tx_err	
tl_tx_sop	tl_tx_sop	
tl_tx_stream	tl_tx_stream	
tl_tx_valid	tl_tx_valid	
tl_tx_wait	tl_tx_wait	
tl_tx_credits	tl_tx_credits	



5 参考文献

《UG1112_安路科技 PH2A 系列 FPGA PCIe 用户手册》

《UG1109_安路科技 PH2A 系列 FPGA HXT 高速串行收发器用户手册》



版本信息

日期	版本	修订记录
2023/09/13	0.1	首次发布中文版
2023/11/24	0.2	1. 增加 PCIe Quick Link 的说明 2. 增加表 3-3 中时钟频率支持
2024/03/14	0.3	1. 增加对 PH2A106FLG900 器件支持的说明 2. 增加 core debug 选项中信号说明
2024/03/20	1.0	同步软件发布正式版本

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。